7纳米制程以下半导体业怎样走？
神州视觉AOI​与您分享7纳米制程

    如今，全球抢先芯片制造商如今都在做着向10纳米制程过渡的准备。一同，7纳米甚至5纳米技术制程也致使业界的强力注重，格外是为了防止4次图形曝光光刻技术带来的高昂本钱，需要对于选用EUV光刻的本钱效益进行评价。

选用迁移率更大的材料是个好思路
    高通公司认为，从计划业角度首要注重的疑问是瞬时和移动处理中持续的立异。在晶体管方面，因为10纳米制造技术与14纳米十分相似，但是非常或许要改动沟道的材料。而到7纳米节点时，将有更多立异的转折点，包括在水平阵列中选用环栅(GAA)纳米线，以及到5纳米时不可防止要选用地道FET和III-V族元素沟道材料和垂直纳米线。显着，将来器件的自热疑问(self-heating)将是很大的应战。不管怎样，在构成晶体管结构的前道技术中产业界已经有多个选项，情况相比照照豁达，但是在后道技术中的金属互连等，将来将一定是技术瓶颈。
    IBM公司认为嵌入式存储器中加速展开增加逻辑功用将带来利益，作为一个特例，可通过芯片级的最优化来完结进步到系统级的功用。在7纳米及以下的转折点时将推动碳纳米管(CNT)成为最小的功用器件。考虑到将来器件在芯片标准减小方面会受到限制，有必要选用新的材料与新的器件结构及多种技术进行集成。除此之外金属互联层技术方面的艰难会越来越大，因为接触面积的减少会致使接触电阻的增加，进而影响电路。
    格罗方德提出在5纳米节点时的技术技术政策如下：比照于7纳米，面积可减小50%;栅的间隔为30纳米及M1互连层的线间隔为20纳米。为了达到此政策，格罗方德的本钱模型中需要选用0.5NA的EUV光刻设备。即使大多数光刻可以选用Directed Self-Assembly(DSA)自对准技术，但是为了减少掩膜的运用数量等需要EUV光刻及早地参与。
    从器件功用看，不管选用FinFET仍是纳米线结构，目的都是为了增大晶体管的驱动电流，但是在移动运用中怎样能完结?改动沟道材料，选用载流子迁移率更大的材料是个好思路，但是怎样与硅平面技术集成是一大应战。大概的本钱核算，假如要完结5纳米技术节点，而且要持续推动晶体管增加和本钱降低，有必要运用EUV光刻，否则因为多次曝光技术需要的掩膜数量上升会增加许多本钱。还有一个可行的办法，选用7纳米制程，再用堆叠技术把多层芯片堆叠在一同。
    需要精细材料工程的协作
    为何静电电压方针成为将来器件的关键因素?它能击穿PN结，使漏电流增大。因为在表面和一样体积内PN结的静电电压太高，致使对于任何5纳米节点器件的寄生效应会变得非常活络。
    在7纳米时寄生电容会占到芯片总电容的75%。将来器件的趋势是由平面2D到3DFinFET，再到纳米线结构，意味着晶体管相对的表面积会成比例增加，致使对于表面缺陷以及界面骗局极大地增加活络性。跟着技术标准越来越小，有必要相应地降低工作电压以及减少工作电流，终究成果是有用的载流子数量减少，而致使缺少推动电路正常工作的才干。与III-V族FinFET技术及纳米线结构比照中已得到证实。因为2D平面CMOS栅的标准减小已不或许持续，所以在5纳米时有必要选用3D垂直的晶体管结构，才可以坚持栅长在20纳米，以及栅间隔在30纳米。
    从器件结构考虑在7纳米以下时仍有许多不可知，或许不确定性，因此对于设备及技术需要留心以下四个方面疑问：

1.全部全部与界面有关需要精细材料工程的协作;

2.薄膜淀积可以选用原子层淀积(ALD)或许选择性薄膜，甚至与晶格匹配的技术;

3.选用干法，选择性去掉及直接自对准办法来定义图形;

4.3D技术结构意味着高纵横比技术及非平衡态技术。

    举例来说，如非平衡态技术用在单片快速热退火(RTA)中，今天RTA的技术时间仅纳秒数量级，但是它供应了一样的，甚至优于平衡态技术的功用。在钴衬铜线带选择性钴帽的技术中，它的载流子电迁移率与之前技术最佳成果比照可进步10倍，闪现选用精细材料工程可用来处理标准减小带来的器件功用退化疑问。
    晶体管密度增加仍有潜力
    7纳米及以下技术有必要选用新的材料，并能操控它。格外在5纳米制程时是原子级的精度，因此要开发新的技术，并能完结高的可靠性。将来器件标准越来越小要坚持其功用的完整性，有必要考虑从沟道、接触、栅或许互连材料等方面改动。
    半导体业在标准减小及晶体管密度增加方面仍有许多的潜力。尽管二维减小已达经济上的极限，初步向三维结构过渡。为了持续地降低每个功用的本钱，有必要面临异构集成中的许多应战，因此请求计划与制造愈加紧密地协作。在CMOS技术今后对于新的器件仍有许多的候选者，如自旋电子或许地道FET或许量子点结构。
    为何到今天停止，半导体业仍选用硅材料的CMOS技术?因为它的生态链，包括从计划到制造仍具有经济价值，能降低本钱。可以认为选用CMOS技术对于半导体业好像中了头彩一样。尽管多年来业界曾企图抛弃它，改动CMOS技术，但是实习的成果都不成功。猜想CMOS技术仍将持续下去，直到原子级的极限。


本文摘自：http://mp.weixin.qq.com/s?__biz=MjM5MzI1Njc1Mw==&mid=207127556&idx=2&sn=c88c37659ba0db5d0d7a8cd4486eb68a#rd